注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

見るところ花にあらずと云ふことなし

褎然举首

 
 
 

日志

 
 

转:“三维”和“非易失”让半导体实现低耗电与低成本(上)  

2012-08-03 22:50:44|  分类: IC design |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |

好吧,日经常常有好文章。





  【日经BP社报道】三维沟道构造的CMOS晶体管、非易失性缓存、三维单元构造的新型非易失性存储器——在2012年6月于美国夏威夷举行的半导体制造暨电路技术国际学会“2012 VLSI Symposia”上,“三维”及“非易失”等关键词反复出现。所瞄准的是实现超越已有技术的低耗电化和低成本化。 

  “换家别的公司,会因害怕而不敢做出这么大的改变”。出席半导体技术国际会议“2012 VLSISymposia”的某技术人员就美国英特尔发布的三维沟道构造晶体管“Tri-Gate”如此说道。 

  在半导体的历史中,逻辑LSI用CMOS晶体管在量产水平上采用三维沟道构造还是第一次。改变沟道构造,就意味着必须全面改进芯片设计环境等现有系统。英特尔公司之所以如此大张旗鼓地导入Tri-Gate,是因为只对原技术进行扩展来继续推进微细化已经变得非常困难。 

  在本届VLSI Symposia上,以Tri-Gate为代表的大胆新技术接连出现。代表这些技术的关键词就是“三维化”和“非易失化”。其目标是通过元件的三维构造和非易失性存储器技术,解决日趋紧迫的课题——系统整体的低耗电化和低成本化(图1)。 

图1:通过三维技术和非易失性技术使系统整体实现低耗电、低成本
在“2012 VLSI Symposia”上,可使系统整体实现低耗电化和低成本化的三维技术及非易失性技术备受关注。


应对联网终端的迅猛增加 

  要求系统进一步实现低耗电化和低成本化的原因在于联网终端的爆发性增长。除了智能手机和平板终端的普及外,随着传感器网络等“Internet of Things”的扩大,预计联网终端的数量在2015年将达到150亿台,2020年将达到500亿台的规模。 

  由于大量终端与数据中心通信,服务器和网络终端等基础设施的负荷急剧增大。要想应对这个问题,必须实现微处理器的多核化和存储器的大容量化,这样就需要半导体进一步实现微细化和高集成化。而问题在于耗电量和成本。半导体微细化的技术壁垒越来越高,微细化导致的漏电流增大日益严重。另外,通过微细化降低成本的效果与过去相比也越来越小。 

  作为能解决这些问题的技术,三维化和非易失化备受期待。器件采用三维构造,不但可以提高单位面积的集成度,从而降低成本,还能通过改善器件特性抑制漏电流。而且,通过使存储器等实现非易失化,可以在待机时关断电源,削减多余的耗电。 

  下面就针对微处理器等逻辑LSI、缓存和工作存储器、以及记忆存储器等,介绍VLSI Symposia上出现的三维化及非易失化技术。此外,作为整合这些芯片的技术,还将介绍采用TSV(硅通孔)三维连接技术的最新动向。 

CMOS采用三维沟道构造  

  逻辑LSI方面,以Tri-Gate为代表的三维沟道构造CMOS晶体管最受关注(图2)。先行一步的英特尔公司在22nm工艺微处理器“Ivy Bridge”中导入了该技术,现已开始量产。Tri-Gate的最大特点是,可抑制微细化时的晶体管特性劣化(短沟道效果)。 

图2:晶体管沟道采用三维构造
英特尔公司在22nm工艺中导入的晶体管“Tri-Gate”将沟道构造由原来的平面型改为三维构造,由此改善了特性。(图:英特尔)


  比如,与原来的平面型相比,可以使晶体管的开关特性(亚阈值斜率)变得陡直。由此,不但能抑制漏电流(亚阈值泄漏),还可在更低的电压下工作,易于实现低耗电化。22nm工艺的Tri-Gate与32nm工艺的平面型相比,工作电压可降低0.2V,工作时的耗电可削减50%以上。 

  在相同的工作电压下还可提高速度,0.7V工作时,与32nm工艺产品相比将环形振荡器的延迟改善了37%。当然,还通过微细化推进了高集成化和低成本化。SRAM的单元面积为0.092μm2,是32nm工艺产品的约1/2,此次维持了每一代将SRAM的集成度提高至2倍的速度。 

  除英特尔公司以外,还有代工企业计划在量产时应用这种三维沟道构造CMOS晶体管技术,今后这种三维技术将在半导体行业广泛普及。例如,台湾最大规模的代工企业台积电(Taiwan Semiconductor Manufacturing Co,TSMC)计划从14nm工艺开始采用三维沟道构造FinFET来量产LSI。 

  不过,届时需要大幅改变芯片设计环境等系统。TSMC在本届VLSI Symposia上提到了这点,表示目前EDA工具和IP内核等的准备尚不完善。今后,要想普及FinFET,需要获得EDA/IP行业的协助。 

缓存实现非易失化 

       系统的低耗电化方面,使此前的易失性缓存(SRAM)和工作存储器(DRAM)实现非易失化的动向日益活跃。如果这些存储器能实现非易失化,那么待机时频繁关断电路块电源的电源门控将变得容易,待机耗电可接近零。 

  在本届VLSI Symposia上,面向这些用途的MTJ(磁性隧道结)元件和STT-MRAM(自旋注入型磁存储器)相关的发布接连不断。作为非易失性存储器的候补,可变电阻式存储器(ReRAM)和相变存储器(PRAM)等也在讨论之中,但由于擦写次数存在限制,难以用于缓存和工作存储器。而STT-MRAM实际上可以无限制地进行擦写,因此有望成为非易失性缓存和工作存储器的最有力候补。 

  日本东北大学试制出了计划用于缓存、可替换6晶体管SRAM的4晶体管2MTJ非易失性SRAM(图3)。在与原来的SRAM确保同等高速性的同时,可使内存单元实现非易失化,还能进一步缩小单元面积。东北大学采用90nm工艺CMOS技术和100nm工艺MTJ工序试制了1Mbit的非易失性SRAM,已确认可以正常工作。 

图3:缓存实现非易失
东北大学开发出了可代替缓存(SRAM)的4晶体管2MTJ构成非易失性SRAM。计划用于微处理器的三维缓存等。(图:东北大学,摄影(d):《日经电子》)


  待机时关断电源的电源门控技术虽然也应用在了易失性存储器中,但关断电源前需要进行数据保存处理,频繁进行的话,运算效率会降低。因此,电源关断单位此前一直是512Kbit和1Mbit等大跨度。而此次由于利用了非易失性MTJ元件,无需再保存数据。由此,可以频繁关断电源,能实现32bit单位的精密电源门控。(记者:木村 雅秀《日经电子》) 

  评论这张
 
阅读(248)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017