注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

見るところ花にあらずと云ふことなし

褎然举首

 
 
 

日志

 
 

学习一点ESD  

2009-02-03 10:56:19|  分类: IC design |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |

 

 

因ESD产生的原因及其对集成电路放电的方式不同,表征ESD现象通常有4种模型:人体模型HBM(Hu-man-bodyModel)、机器模型MM(MachineModel)和带电器件模型CDM(charged-DeviceModel)和电场感应模型FIM(Field-InducedModel)。HBM放电过程会在几百纳秒内产生数安培的瞬间放电电流;MM放电的过程更短,在几纳秒到几十纳秒之内会有数安培的瞬间放电电流产生。CDM放电过程更短,对芯片的危害最严重,在几纳秒的时问内电流达到十几安培。

ESD引起的失效原因主要有2种:热失效和电失效。局部电流集中而产生的大量的热,使器件局部金属互连线熔化或芯片出现热斑,从而引起二次击穿,称为热失效,加在栅氧化物上的电压形成的电场强度大于其介电强度,导致介质击穿或表面击穿,称为电失效。ESD引起的失效有3种失效模式,他们分别是:

      硬失效:物质损伤或毁坏;

      软失效:逻辑功能的临时改变;

      潜在失效:时间依赖性失效。

 

http://news.icgle.net/news/2008/11/22/IcNews22202.htm

 

 

 

设计人员为电路选择合适的保护组件时有一些必要考虑。ESD保护二极管的主要功能在于增加手持产品的可靠性。保护组件提供的可靠性需对应组件的特定应用,且不能干扰组件功能。公认的系统级ESD标准波形定义是IEC61000-4-2波形,其特点是快速上升时间小于1ns(见图1)。此波形的规格需要四种不同的ESD水平。多数设计人员需对产品进行严格检测,保证其接触放电为8kV。

当设计人员为电路选择保护组件以提高可靠性时,可能需回答以下问题:

1. 电容器要求和所保护的线路ESD情况如何?

2. 保护组件箝位ESD脉冲的电压是多少?

3. 组件的长期性能如何?

4. 电容器要求和所保护的线路ESD情况如何?

确定合适的ESD保护组件时,必须考虑的第一个问题是保护线路的速度是多少。

 

http://www.eettaiwan.com/ART_8800444428_617739_TA_b9d5ad37.HTM

by Lon Robinson

 

ESD电路有很多种形式,如二极管保护,GGNMOS保护,SCR保护等等。现在在低频电路中最常用的似乎是GGNMOS形式,当然是和GGPMOS一起用的。电路如图:

学习一点ESD - dreamtower - yora的博客---接天莲叶无穷碧

学习一点ESD - dreamtower - yora的博客---接天莲叶无穷碧

图片来自Albert Z H Wang的On Chip ESD Protection For Integrated Ciruits.

GGNMOS电路形式的工作原理,论坛上的简单介绍是:

http://www.microe.cn/bbs/archiver/?tid-1905.html

ggnmos主要利用drain/sub/source形成的横向寄生NPN来耗散ESD电流,在esd电流冲击下,drain/sub形成的pn结会发生Avalanche breakdown,此时在强电场的作用下,电子从sub注入到drain,空穴从drain注入到sub,并经过sub运动到source端的p+注入区,在sub形成了一个衬底电流,电流方向从drain指向source,因为sub电阻的存在,所以从drain到source存在一定的压降,尽管source和bulk连接在一起,因为sub电流的存在,所以sub和source端的n+注入区的pn结会正向开启,把esd电流耗散掉。(By jian1712)

关于使用GGNMOS结构的理由,论坛上的解释是:

http://www.microe.cn/bbs/archiver/?tid-1905.html

The diode versus NMOS (to be specific ggNMOS= gate grounded NMOS, or gcNMOS=gate coupled NMOS) used for ESD protection: diode usually only break down while ggNMOS will snap-back after breaking down. The snap-back characteristic provides lower impedance under ESD strikes and that is why NMOS is more area efficient for ESD protection. SCR has the deepest snap-back and therefore it is most area efficient, but it has the latch-up concern and that is why its application for ESD is not that popular.  (By Jhuang)

 

对于模拟电路,感觉GGNMOS后面的那个反相器是不能加的,不过Albert Z H Wang 的书里面连2.4GHz的LNA都是这样的ESD,估计在匹配的时候考虑了吧。T H Lee的书中提到的ESD不但没有反相器,还考虑了用传输线来中和电容的影响以达到很好的射频ESD效果(12KV),代价是delay。

 

  评论这张
 
阅读(919)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2017